PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-333992

(43)Date of publication of application: 20.11.1992

(51)Int,CI.

GO6F 15/82 GO6F 9/38

(21)Application number: 03-133580

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

09.05.1991

(72)Inventor: ASAI FUMIYASU


TSUBOTA HIRONO

(54) DATA DRIVE TYPE COMPUTER

(57)Abstract

PURPOSE: To prevent packets from overflowing by generating a lot of copy packets at a program memory part concerning the data drive type computer with cyclic pipe line structure.

CONSTITUTION: A through flag 12 is provided at a pipeline path so as to inhibit a processing at each processing part and to pass input data as they are. A copy pending circuit 8 is provided to set the above-mentioned through flag 12 when the memory empty capacity of a matching memory part is detected, the memory empty capacity is less than a set value and a copy flag DCOPY of the packet shows copy generation. Thus, since the through flag 12 is set when the memory empty capacity of the matching memory part is less than the set value and the copy flag DCOPY of the packet shows the copy generation, the copy generation at the program memory part to this packet is temporarily stopped, and the packets are prevented from overflowing.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開書号

特開平4-333992

(43)公開日 平成4年(1992)11月20日

(51) Int,C1,1

差別配令 疗内整理器号 FΙ

技術表示箇所

G06F 15/82

9194-5L

9/38

3 7 0 A 8725-5B

審査請求 未請求 請求項の数1(全 8 頁)


(21) 出取書号	钟颐平3-13358 0	(71)出願人	000006013
		1	三臺電機株式会社
(22) 出載日	平成3年(1991)5月9日	1	東京都千代田区丸の内二丁目 2 番 3 号
		(72)発明者	浅井 文麿
			伊丹市瑞原 4 丁白 1 番地 三菱電機株式会
		1	社エル・エス・アイ研究所内
		(72)発明者	坪田 拾乃
		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	伊丹市港原4丁目1番地 三菱電機株式会
			社エル・エス・アイ研究所内
		(74) 42-79 4	弁理士 宮屋 純一
		(/4/105/	π 5⊥ 6€ 4€

(54) 【発明の名称】 データ郵動形計算機

(57) 【藝約】

【目的】 返回型パイプライン構造のデータ駆動形計算 機において、プログラムメモリ部でのコピーパケットの 大量発生によるパケットのあふれを抑止する。

【機成】 パイプライン経路に各処理部での処理を禁止 して入力データをそのまま通過させるためのスループラ グ12を設ける。マッチングメモリ部のメモリ空き容量 を検知し、メモリ空き容量が設定値以下で、かつパケッ トのコピーフラグDCOPYがコピー生成を示すとき上 紀スルーフラグ12をセットするコピーペンディング回 路8を備える。これにより、マッチングメモリ部でのメ モリ空き容量が設定値以下で、かつパケットのコピーブ ラグDCOPYがコピー生成を示すときスルーフラグ1 2がセットされるので、このパケットに対するプログラ ムメモリ部でのコピー生成は一時中止され、パケットの あふれが抑止される。



(2)

特関平4-333992

【特許請求の範囲】

【筒水項1】 パケット形式のデータに付属しているタ グ情報の内、少なくとも行き先ノード番号が一致する2 つのデータを検出して対生成を行い、対応するアドレス の内容の有効性を示すプレゼンスピットを無効化するマ ッチングメモリ部と、データに付属している行き先ノー ド番号を入力アドレスとしてメモリの内容を読み出し、 **試み出した内容に基づいてタグ情報の内、少なくとも行** き先ノード番号と命令コードの更新を行うとともに、デ ータに付属しているコピーフラグに基づき行き先ノード 10 番号が複数あれば、それぞれのノード番号に対してコビ 一によるパケットの連続発生を行うプログラムメモリ部 とを有する巡回型パイプライン構造のデータ駆動形計算 横において、パイプライン経路に各処理部での処理を禁 止して入力データをそのまま通過させるためのスルーフ ・、ラグを取けるとともに、マッチングメモリ部のメモリ空 き容量を検知し、メモリ空き容量が設定値以下で、かつ パケットのコピーフラグがコピー生成を示すとき上記ス ルーフラグをセットするコピー一時中止学段を増えたこ とを特徴とするデータ駆動形計算機。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、巡回型パイプライン構 遺を持ち、データ依存職係に従って並列に命令事行を行 うデータ駆動形(データフローとも呼ばれる)計算機に 皿するものである。

[0002]

【従来の技術】この種のデータ駆動形計算機としては、 図6に示すようなデータ駆動形マイクロプロセッサが既 に本出版人により提案されている(特職平3-4098 1号、平成3年2月12日出車)。 図7のプログラム (データフローグラフ) を実行する場合について、その 動作を配明する。外部から入出力インタフェース部IF を軽由して入力されたパケットは、図8に示されている ように、行き先プロセッサ番号(PE#)「1」、制御 情報(SEL-CODE)、命令コード (OPC) 「+」、行き先ノード番号#1、左データ「【」を含ん でいる。鍼物情報SEL~CODEのうち、PAIRは マッチングメモリで発火(対生成)処理をするか否か、 I Mはデータメモリからオペランド(被演算データ)の 読み出しを行うか否か、I/O(Oは反転、以下パーO と記す) は演算終了後プロセッサ内で離胱処理するか否 か、VECTはペクトル演算対象データであるか否か、 L/パーRは発火処理以前に左データ位置に格納されて いるデータが?環境異の左データとなるデータであるか 潜か、DCOPYは行き光ノード にコピーがあるか容 か、すなわちプログラムメモリ部PMでコピーパケット を生成するか否かを示している。

【0003】外部から入力されたパケット「[」は、入

リ部MMに到るが、図8(a)に示すように、SEL-CODEのIMフラッグが「1」であるため、2項演算 の相手のデータはデータメモリ部DMから読み出すもの と解釈されて何も処理されずにデータメモリ部DMに送 られる。データメモリ部DMにおいては、IMフラグが 「1」であるため、パケットの右データ位置に格納され ている値「n」に相当するアドレスに記憶されているデ ータが放み出され、「n」の代わりに右データ位置に格 納される。

2

【0004】データメモリ郎DMからは、演算郎FAL ひとプログラムメモリ部PMに同時にパケットが送出さ れる。彼算部ドALUでは、命令コード「+」に従って 2.項演算が実行され、抽果データがパケットの左データ 位置に集納される。

【0005】一方、ブログラムメモリ部PMでは、パケ ットの行き先ノード番号「#1」に従ってプログラムメ モリの読み出しが行われ、次の行き先ノード番号(# 2」、次の命令コード「×」。次の制御情報などが読み 出されてパケット中の相当部分が更新される。なお、コ 20 ピーフラグDCOPYが「1」で行き先ノード番号が複 数あれば、それぞれのノード書号に対してコピーによる パケットの連続発生が行われる。

【0006】復算部FALU、およびプログラムメモリ 低PMで更新されたこれらの情報は、コピー低KCOP Yで連結併合され再び入出カインターフェース部IFに 送られる。コピー部KCOPYでは、1つのノードの資 算結果に対して複数の行き先ノードが存在するような場 合に、波算結果データのコピーが行われ、プログラムメ モリ部PMで使み出された複数のタグ情報に付与され 30 て、同一の結果データをもつ複数のパケットが出力され

【0007】この復算結果パケットが入出カインターフ ェース部IFを統由して再びマッチングメモリ部MMに 到着したとき、すでにデータ「J」をもつパケット(原 8 (b) 参照) がマッチングメモリ部MMに到着して格 納されていれば、これら2つのパケットの行き先ノード 番号が何れも「#2」であることから、鬼火処理が行わ れ、2項演算のためのパケットが生成される。このと き、対応するアドレスの内容の有効性を示すプレゼンス ピットを無効化する。一方、相手となるパケットが未到 着であれば、マッチングメモリ部MMにおいて相手パケ ットの待ち合わせを行う。マッチングメモリ部NMで生 成された前紀パケットは、IMフラグが「0」であるこ とから、データメモリ部DMを選返し、検算部FALU とプログラムメモリ毎PMに送られる。涙耳部FALU では乗算が実行される。また、プログラムメモリ部PM では、次のタグ情報が読み出され、図8(c)に示すよ うなパケットに付与される。これらの情報は、コピー部 KCOPYで連結併合された後インタフェース郎IFに 出力インターフェース部【下を延由してマッチングメモ 50 送られるが、図8 (c) に示されているようにSEL-

(3)

特別平4-333992

CODEのI/パーロフラグが「O」であることから外 部に出力される。

【0008】以上税明したように、2つの入力を受け入 れたプログラム(データフローグラフ)は、所定の処理 を充了し、結果をパケットの形で出力する。

[0009]

【発明が解決しようとする展題】この種のデータ駆動形 計算機は以上のように構成され、プログラムメモリ部P Mでは、前述したように、タグ情報の更新の際に行き先 てコピーによるパケットの連続発生を行う。また、パケ ットはマッチングメモリ部MMで待ち合わせを行ない。 待ち合わせの完了しないパケットはマッチングメモリ部 MMに格納される。しかし、コピーパケットの大量発生 等により、マッチングメモリ部MMの容量を超えて持ち 合わせの完了しないパケットが生じた時には、これらあ ふれたパケットが返回パイプライン上にスルーパケット として出力されるので、パイプライン上のパケット数が 増大して、デッドロックを起こす問題点があった。

メモリ部と同様の強火機能を有するパッファメモリをチ ップ外部に追加し、マッチングメモリ部であふれたパケ ットは返回パイプライン上に出力せずに、上記発火機能 を有するパッファメモリに退避させるようにしたものが 本出版人により転に提案されている。しかし、あふれた パケットを外部に逃避させることによって、プロセッサ 外部とのパケット送受信回数が増加し、処理性能の低下 を招く問題点があった。

【0011】本発明は上記のような問題点を解決するた めになされたもので、コピーパケットの大量発生による。30 パケットのあふれを撤止することができるデータ駆動形 計算機を実現することを目的とする。

[0012]

【森騒を解決するための手段】本発明に係るデータ駆動 形計算機は、バケット形式のデータに付属しているタグ 情報の内、少なくとも行き先ノード番号が一致する 2つ のデータを検出して対生成を行い、対応するアドレスの 内容の有効性を示すプレゼンスピットを無効化するマッ チングメモリ部と、データに付属している行き先ノード 番号を入力アドレスとしてメモリの内容を読み出し、鏡 40 み出した内容に基づいてタグ情報の内、少なくとも行き 光ノード番号と命令コードの更新を行うとともに、デー 夕に付属しているコピーフラグに基づき行き先ノード番 号が複数あれば、それぞれのノード番号に対してコピー によるパケットの連続発生を行うプログラムメモリ部と を有する返回型パイプライン構造のデータ駆動形計算機 において、パイプライン経路に各処理部での処理を禁止 して入力パケットをそのまま通過させるためのスループ ラグを設けるとともに、マッチングメモリ部のメモリ空

パケットのコピーフラグがコピー生成を示すとき上記ス ルーフラグをセットするコピー一時中止手段を備えたも のである。

[0013]

【作用】本発明においては、マッチングメモリ感でのメ モリ空き存量が設定値以下で、かつパケットのコピーフ ラグがコピー生成を示すときスルーフラグがセットされ るので、このパケットに対するプログラムメモリ部での コピー生成は一時中止され、パイプラインの各処理部を ノード書号が複数あれば、それぞれのノード番号に対し 10 スルーパケットとして返回する。この間にマッチングメ そり部で他のパケットの対生成処理が行なわれて、メモ リ空き容量が設定値以上になるとスルーフラグがリセッ トされるので、当該パケットに対するプログラムメモリ 部でのコピー生成が行なわれる。従って、コピーパケッ トの大量発生によるパケットのあふれを抑止することが てきる.

[0 0 1 4]

【実施例】以下、本発例の一実施例を図について説明す る。図1は本発明におけるマッチングメモリ部MMの一 【0010】これを解決するものとしては、マッチング 20 実施例を示すプロック図である。前途したようにマッチ ングメモリ部MMでは、二項演算に必要な2つのオペラ ンドの対を生成して出力する。つまり、入力パケットの タグ情報から計算したメモリ上の持ち合わせアドレスに 先に到着したパケットのオペランドを格納しておき、両 一のタグ信報を有するパケットが到着した時に演算可能 な実行パケットを生成する。マッチングメモリ部MMで は、この待ち合わせメモリとしてハッシュメモリ等が用 いられ、そのアドレスの生成には、入力パケットのタグ 情報の行き先ノード番号等が用いられる。

> 【0015】マッチングメモリ部MMは、図示のように 8段のパイプラインステージに分割されている。各ステ ージにおける従来からの処理は次のようになっている。

第一段:アドレスの生成

第二段:アドレス比較によるメモリの事前競合検知

第三段: ①アドレスのプリデュード

②メモリの事計競合回避

第四段:メモリの競み出し

第五段: ①メモリ読み出し結果と入力パケットのタグ情

盤の比較

②岩オペランドの選択(入力パケット/メモリ銃み出し データ)

③第六般の処理の決定(メモリへの書き込み/メモリ読 み出し結果と対生成)

第六段: ①第五段での快定結果によるメモリ書き込みの 実行(対生成の場合にもプレゼンスピットPBへの "0" 春き込みが行なわれる。

②左右オペランドの交換

【0016】図1に示すように、マッチングメモリ部M Mは、持ち合わせメモリI、各パイプライン段間に設け き容量を検知し、メモリ空き容量が軟定値以下で、かつ 50 られたデータラッチd.1~d.6及び自己同規型のデータ

(4)

特関平4-333992

5

転送網荷函路 (C電子) c 1~c 6、アドレス生成器 2、アドレス比較器 3、プリデコーダ 4、タグ比較器 5、PB(プレゼンスピット)セット/リセット制御的 路6、セレクタ7、コピーペンディング回路8、オペラ ンド交換器 9、連延回路 1 0 及びその他の倫理回路で構 成されている。ここで、PBセット/リセット製荷回路 6、コピーペンディング回路8及び遅延回路10は、本 実施例を実現するための構成要素であり、他は従来と同 様なものである。入力データは、左の入力部よりパケッ ト形式で入力される。各データ転送制御回路 c 1~ c 6 は、隣接する回路間でやり取りされるデータ転送制御信 号に基づき、対応するデータラッチは1~46にラッチ 制御信号を出力する。ラッチされる内容には、アドレ ス、タグ、データ等があり、アドレスは、待ち合わせメ モリ1をアクセスするためのアドレスで、入力パケット のタグ情報に含まれる行き先ノード番号等により生成さ れる。タグは入力パケットのタグ情報が、データはオペ ランド情報がそれぞれ入力される。 なお、データの上側 の経路には左オペランドが、下側の経路には右オペラン ドがそれぞれ入力される。入力されたデータは、左から か 右へとデータラッチdl~d6同をデータ転送制御回路 cl~c6により順次転送されつつ処理が施されてい く。データラッチとデータラッチに挟まれた部分が各パ イプラインステージの1度分に相当し、データラッチ間 を転送される間にそのステージでの処理が実行される。

【0017】PBセット/リセット制御回路もは、比較 器 5 で入力パケットのタグとメモリ飲み出しデータのタ グを比較した糖果EQ(一致のとき"1"、不一致のと き"0") とメモリ競み出しデータに含まれるプレゼン スピットPBとに基づき、図2に示す真偽値表に従って 新プレゼンスピットPBとカウンタイネーブル信号を出 カする、プレゼンスピットPBは、データが有意のとき "1", 有意でないとき "0" となり、カウンケイネー プル信号は、カウント許可のとき"1"、カウント禁止 のとき"0"となる。これらの個号及び比較結果をQを インパータ11を介して反転したタグ不一致フラグはデ ータラッチュミに一旦ラッチされる。

【0018】一方、本間のコピー一時中止手段に相当す るコピーペンディング回路8社、初期位設定可能なアッ プノダウンカウンタ8aとANDゲート8bとORゲー ト8cとにより構成され、アップ/ダウンカウンタ8a のカウンタイネープル端子とUP/バーDOWN端子に は前述したカウンタイネーブル信号と新プレゼンスピッ トPBが入力され、カウンタイネーブル信号が"1"の ときカウント動作を行ない、新PBが"1"のときカウ ントアップ、"0"のときカウントダウンする。また. 初期設定時には、メモリ空き客量の設定後に基づく初期 値がデータバスを介して設定される。カウント動作は、 データ転送前側回路 c 5 からのラッチ制御信号を選延回 路10で一定量運延したタイミング信号T1に従って行 🔊 投入されると(ステップ42)、そのタグ情報から生成

なわれ、メモリ空き容量が設定値以下になると、キャリ ーアウト境子が"1"となり、このキャリーアウト信号 がANDゲート85の一端に入力される。ANDゲート 8 bの他場には、入力パケットに含まれ当該パケットが プログラムメモリ部PMでコピー生成を行なうとき "1"となるコピーフラグDCOPYが入力されてお り、各入力が"1"のとき、すなわちメモリ空き客量が 設定値以下で、かつパケットのコピーフラグDCOPY がコピー生成を示すとき、このANDゲート8bの出力 10 が"1"となり、この出力はORゲート8cの一端に入 力される。ORゲートBcの他端には前述したタグ不一 登フラグが入力されている。12は、プロセッサ内の各 処理部での処理を禁止して入力パケットを素通りさせる ために、パイプライン経路に新たに取けられた1ビット のスルーフラグであり、前配ORゲート8cの出力が書 さ込まれることにより、メモリ空き容量が設定値以下 で、かつパケットのコピーフラグDCOPYがコピー生 成も示すとき、及びタグ不一致フラグがセットされてい ると台当館スルーフラグ12がセットされる。

【0019】図3は、本プロセッサにおけるパイプライ ン構成の各処理部を示す概念図である。図において、3 1は処理部、32は入力パケットのタグ情報をデコード して入力パケットに対してここで処理を行うか否かを判 定するデコーダであり、処理を行う場合はその旨を示す デコード結果を出力して処理部31を起動し、処理を行 わない場合は処理部31での処理を禁止して入力パケッ トセスルーさせる。これらの処理部31,デコーダ32 はパイプライン構成として従来より値えられているもの である。一方、33は本真施例で処理部31、デコーダ 32間に設けられたANDゲートであり、一方の入力輸 にはデコーダ3?からのデコード糖果が入力され、他方 の反転入力値には入力パケットに付加されているスルー フラグが入力されおり、スルーフラグが"1"にセット されているときは、ANDゲート33が関かず、デコー ダ32のデコード結果如何にかかわらず、処理部31で の処理が禁止され、入力パケットは何の処理も置されず に金通りする。

【0020】次に、図4、図5に示すフローチャートに 基づき本実施例の動作について説例する。 図 4 はマッチ ングメモリ部MMにおけるプレゼンスピットPBの棒 作。すなわちPBセット/リセット制御国路6に関する 鉛作を示すフローチャートであり、前述したように、プ レゼンスピットPBは、マッチングメモリ部MMに有意 たデータが存在するとき"1"、有意なデータが存在し ないとき"O"となり、比較精果EQは、入力パケット とメモリ読み出しデータのタグ情報が一致したとき "1"となる。まず、初期設定時、マスターリセットに よりメモリ1の金アドレスのプレゼンスピットPBが "0" にりセットされる(ステップ41)。 パケットが

(5)

特開平4-333992

されるアドレスのメモリ内容が親み出され、比較器5に より入力パケットと読み出しデータのタグ部が比較され (ステップ43) 、比較結果EQが出力される。次に、 放み出しデータのプレゼンスピットPBが"1"か否か を判定し(ステップ44)、"1"でなければメモリ1 の対応するアドレスに有量なデータがなく発火処理でき ないので、入力パケットモメモリ 1 に書き込むととも に、当該アドレスのプレゼンスピットPBに"1"を書 さ込み、カウンタイネーブル信号を"1"としてカウン タをカウントアップし(ステップ45)、ステップ42 *10* ーパケットを生成しない。このパケットのスルーフラグ に戻る。一方、ステップ44でプレゼンスピットPBが "1" であれば、比較結果EQが"1" か否かを判定し (ステップ46)、"1"でそれぞれのタグ情報が一致 していれば、当該アドレスのプレゼンスピットPBに "0"を書き込むとともにカウンタイネーブルを"1" としてカウンタをカウントダウンし(ステップ47)、 オペランド対を生成してマッチングメモリ部MMより出 カする(ステップ48)。一方、ステップ46で比較特 果EQが"O"でそれぞれのタグ情報が不一致であれ ば、入力パケットをその出ま出力するとともに、カウン 20 タイネーブルを"0"とし、タグ不一致フラグを"1" としてスルーフラグ12をセットし(ステップ49)、 終了する。

【0021】図5はマッチングメモリ部MMにおけるコ ビーペンディング回路8の動作を示すフローチャートで ある。まず、初期設定時、コピーペンディング回路8に 備えられたアップノダウンカウンタ8aにメモリ空き容 量の設定値に応じた初期値を設定する(ステップ 5 1)。マッチングメモリ部MMにパケットが入力され、 メモリ読み出しが行なわれると(ステップ52)、PB 30 が向上する効果がある。 セット/リセット制御回路6からの新PBが"1"か否 かを判定し(ステップ53)、"1"であればアップ/ ダウンカウンタ8aを「UP」に設定し(ステップ5 4)、カウントアップを行なう(ステップ55)。ま た、ステップ53で新PBが"0"であれば、アップ/ ダウンカウンタ8aを「DAWN」に設定し(ステップ 5 6)、カウントダウンを行なう。このようにしてカウ ントアップ虫たはカウントダウンを行なった後、カウン タのキャリーアウトが"1"になったか否かを判定し (ステップ58)、"1"であれば更にコピーフラグD 40 COPYが"1"であるか否かを判定し(ステップ 5 9)、 「1" であればスルーフラグ 1 2 を "1" にセッ トする(ステップ60)、一方、ステップ58でカウン タのキャリーアウトが"1"でないとき、またはステッ ブ59でコピーフラグDCOPYが "1" でないとき は、スルーフラグ12を"0"にリセットする。

【0022】すなわち、コピーペンディング回路8は、 カウンタイネーブル信号、新PBの値に従って、TIの 立ち上がりモタイミングとしてカウントし、カウントレ た結果、キャリーアウト信号が"1"のときスルーフラ 50

グ12を"1" にセットする。なお、PB= "1", E Q= "0" の場合は、マッチングメモリ部MMに有意な データが存在したが、タグが不一致になったときであ り、このときもスルーフラグ12 を"1" にセットす る。スルーフラグ12が "1" となったパケットは、ブ ログラムメモリ部PMを含む各処理部をスルーする。従 って、プログラムメモリ部PMでは、コピーフラグDC OPY= "1"で本来コピーパケットを生成するパケッ トであっても、スルーフラグニ "1" のパケットはコピ が"O"となるのは、マッチングメモリ部MMでの発火 処理によりメモリ空き容量が設定値以上となって余裕が できたときであり、このとき初めてプログラムメモリア Mでのコピー生成が行なわれる。これにより、コピーパ ケットの大量発生によるパケットのあふれが抑止され、 あふれパケットが生じることによるデッドロックを回避 することができる。また、外部にあふれパケットを迅盪 させるのに比べて処理性能が向上する。

[0023]

【発明の効果】以上のように、本発明によれば、パイプ ライン経路に各処理部での処理を禁止して入力データを そのまま通過させるためのスルーフラグを設けるととも に、マッチングメモリ部のメモリ空き容量を検知し、メ モリ空き容量が設定値以下で、かつパケットのコピーフ ラグがコピー生成を示すとき上記スルーフラグをセット するコピー一時中止手段を蓄えたので、コピーパケット の大量発生によるパケットのあふれが抑止され、あふれ パケットが生じることによるデッドロックを回過でき、 また、外部にあふれパケットを透透させるより処理性能

【図面の簡単な説明】

【図1】本発明の一実施例におけるマッチングメモリ部 の構成を示すプロック国である。

【図2】図1におけるPBセット/リセット制御回路の 入出力の真偽値表を示す図である。

【図3】本実施例におけるパイプライン構成の各処理部 を示す概念図である

【図4】本実施例におけるのプレゼンスピットの操作を 示すフローチャートである。

【図 5】本実施例におけるコピーペンディング回路の助 作を示すフローチャートである。

【図 6 】データ駆動形計算機の全体構成例を示すプロッ ケ図である。


【図7】データ駆動形計算機で実行するプログラム(デ ータフローグラフ)の一例を示す図である。

【図8】データ駆動形計算機で図7に示すプログラムを 実行した場合のパケットの変遷を示す図である。

【祭品の物田】


1 メモリ


6 PBセット/リセット制御回路




(7)

特牌平4-333992





[28]



-- は他名文 (Sprit care) Eエザ・ パカット形式

《千統論正書》 《提出日》平成3年9月17日 【手統論正1】 《補正対象書類名》明細書 《論正対象項目名》0003 【補正方法】愛更 【論正內容】


【0003】 <u>図7において、</u>外部から入力されたパケット「1」は、入出力インターフェース第1Fを経由してマッチングメモリ部MMに到るが、図8 (a) に示すように、SEL-CODEの【Mフラッグが「1」であるため、2項演算の相手のデータはデータメモリ部DMから波み出するのと解釈されて何も処理されずにデータメ

(8)

特码平4-333992

モリ個DMに送られる。データメモリ部DMにおいては、「Mフラグが「1」であるため、パケットの右データ位置に格納されている値「n」に相当するアドレスに配慮されているデータが読み出され、「n」の代わりに右データ位置に格納される。

【手統補正 2】 【補正対象書類名】図面 【補正対象項目名】図 6 【補正方法】変更 【補正方容】



アークともおマイクロアロセッサのブロック国